케이피엠테크(대표 채창근)는 지난 2월 프랑스 알치머(Alcimer)와 반도체 습식 3D-TSV(실리콘 관통기술 공법) 기술이전 계약을 체결한 후 약 10개월에 걸쳐 사내에 클린룸, 습식 3D-TSV 전자동 케미칼 제조라인, 12인치 웨이퍼 적용 랩(LAB)장비 구축을 완료했다고 9일 밝혔다.
반도체에 적용되는 3D-TSV 공법은 수십㎛(마이크로미터) 두께의 얇은 칩에 직접 구멍을 뚫고 동일한 칩을 수직 적층해 관통전극으로 연결한 최첨단 패키징 기법이다. 적층한 칩을 와이어로 연결하는 기존 와이어 본딩에 비해 동작 속도가 빠르고 칩 두께와 소비전력을 줄일 수 있다. 향후 메모리 용량이 두 배 이상 증가하는 등 대용량 메모리 반도체가 시장을 주도할 것으로 예측되고 있는데, 3D-TSV 공법으로 실현 가능할 것으로 전망되고 있다.
케이피엠테크의 습식 3D-TSV 전자동 케미칼 제조라인은 1200만장의 12인치 300㎜ 웨이퍼에 적용할 수 있는 생산시설이다. 2012년부터 반도체 습식 3D-TSV 공법이 본격 채택될 것으로 예상함에 따라 관련 생산기반 시설 준비를 마쳤으며 내년에는 습식 3D-TSV 케미칼 및 장비에 대한 본격적인 업체 승인이 이뤄질 것으로 보고 있다.
케이피엠테크는 최근 일본기업에서 습식 3D-TSV 랩 장비를 수주했으며 몇 개 기업으로부터 추가 장비수주를 진행하고 있다. 이를 통해 내년 하반기부터 반도체 습식 3D-TSV 양산설비를 제작할 계획이다.
이 회사 관계자는 "주요 반도체 기업들이 과거 몇 년간 건식 TSV 공법을 시도해왔으나 고비용, 저효율 등으로 완성도가 미흡하고 여러 한계를 보여왔다"며 "습식 3D-TSV 공법은 칩 상하간 와이어 연결 공간이 필요없고 고주파 신호손실 방지, 50% 이상의 전력소비 감축, 60% 이상 신호지연 현상 감소 등 미세공정에서 와이어본딩으로 해결하지 못하는 다양한 문제를 해결할 수 있다"고 강조했다.
배옥진기자 withok@
[저작권자 ⓒ디지털타임스 무단 전재-재배포 금지]
반도체에 적용되는 3D-TSV 공법은 수십㎛(마이크로미터) 두께의 얇은 칩에 직접 구멍을 뚫고 동일한 칩을 수직 적층해 관통전극으로 연결한 최첨단 패키징 기법이다. 적층한 칩을 와이어로 연결하는 기존 와이어 본딩에 비해 동작 속도가 빠르고 칩 두께와 소비전력을 줄일 수 있다. 향후 메모리 용량이 두 배 이상 증가하는 등 대용량 메모리 반도체가 시장을 주도할 것으로 예측되고 있는데, 3D-TSV 공법으로 실현 가능할 것으로 전망되고 있다.
케이피엠테크의 습식 3D-TSV 전자동 케미칼 제조라인은 1200만장의 12인치 300㎜ 웨이퍼에 적용할 수 있는 생산시설이다. 2012년부터 반도체 습식 3D-TSV 공법이 본격 채택될 것으로 예상함에 따라 관련 생산기반 시설 준비를 마쳤으며 내년에는 습식 3D-TSV 케미칼 및 장비에 대한 본격적인 업체 승인이 이뤄질 것으로 보고 있다.
케이피엠테크는 최근 일본기업에서 습식 3D-TSV 랩 장비를 수주했으며 몇 개 기업으로부터 추가 장비수주를 진행하고 있다. 이를 통해 내년 하반기부터 반도체 습식 3D-TSV 양산설비를 제작할 계획이다.
이 회사 관계자는 "주요 반도체 기업들이 과거 몇 년간 건식 TSV 공법을 시도해왔으나 고비용, 저효율 등으로 완성도가 미흡하고 여러 한계를 보여왔다"며 "습식 3D-TSV 공법은 칩 상하간 와이어 연결 공간이 필요없고 고주파 신호손실 방지, 50% 이상의 전력소비 감축, 60% 이상 신호지연 현상 감소 등 미세공정에서 와이어본딩으로 해결하지 못하는 다양한 문제를 해결할 수 있다"고 강조했다.
배옥진기자 withok@
[저작권자 ⓒ디지털타임스 무단 전재-재배포 금지]
