개발속도 10배 향상 시높시스 EDA툴 도입… 자체인증 마쳐
애플 차세대 칩 세트 겨냥 내년 하반기 조기 양산 준비 박차
애플 차세대 칩 세트 겨냥 내년 하반기 조기 양산 준비 박차
3일 업계에 따르면 삼성전자는 세계 최대의 EDA 업체 중 하나인 시높시스에서 10나노용 반도체 설계 프로그램을 도입할 계획인 것으로 알려졌다. 'IC 컴파일러2'로 알려진 이 제품은 기존 파운드리 업체 중 삼성전자가 최초로 테스트해 최근 자체 인증을 통과했다. 시높시스에 따르면 이 제품은 공정 개발 속도를 최대 10배가량 끌어올릴 수 있다.
EDA 툴은 칩의 각 영역을 설정하는 설계 단계부터 전공정, 후공정, 검사 등 칩 제작 전반에 사용한다. 10나노대부터 칩의 집적도가 비약적으로 상승하기 때문에 대부분 업체는 수율 향상에 어려움을 겪는다. 이 과정에서 EDA를 사용하면 전·후공정, 검증 등 각 과정에 따라 체계적으로 오류를 잡아내는 데 유리하다. 파운드리 기업 입장에서는 빠른 속도로 수율을 높일 수 있다.
삼성전자는 대외적으로 오는 2016년 말로 예정한 10나노 반도체 양산 시점에 아직 변화가 없다는 입장이다. 하지만 삼성전자보다 한 분기 앞선 3분기에 10나노 양산을 공언한 TSMC를 따라잡을 계획인 것으로 알려졌다. 있다. 특히 애플이 아이폰7에 탑재할 A10 칩에 10나노 공정을 적용할 가능성이 나오는 만큼 사업부 실적과도 직접 연관이 있다.
14·16나노 핀펫 공정에서 퀄컴 등 일부 고객사를 삼성전자에 넘겨 준 TSMC는 10나노에서는 삼성전자에 다시 앞서겠다는 전략이다. 만약 두 회사가 기존 로드맵과 마찬가지로 내년 하반기에 10나노 칩을 양산하면 처음으로 미세공정 전환 속도에서 세계 1위 반도체 업체인 인텔을 넘어선다. 인텔은 앞서 2017년 하반기에 10나노 '캐논레이크'를 내놓겠다는 계획을 공식적으로 밝힌 바 있다.
삼성전자와 TSMC가 파운드리 시장에서 신경전을 벌이는 이유는 애플의 차세대 칩세트를 잡기 위해서다. 애플은 월평균 주문량이 웨이퍼 투입 기준으로 월평균 4만장에 달하는 파운드리 시장의 최대 고객이다. 애플이 두 업체의 영업이익에 미치는 영향도 절대적이다. 애플용 파운드리 물량을 TSMC에게 뺏겼던 삼성전자 시스템LSI 사업부가 한동안 적자를 면치 못하다가 다시 납품을 시작한 올해부터 실적 개선에 들어선 것도 같은 맥락이다.
황민규기자 hmg815@dt.co.kr
[ 저작권자 ⓒ디지털타임스, 무단 전재 및 재배포 금지 ]
