기존 전망보다 6개월 앞당겨 … 속도·전력효율 20% 향상 미세공정 한계 돌파
17일 업계에 따르면 삼성전자는 개량형 이중포토공정(더블패터닝)과 초미세 유전망 형성기술로 내년 상반기부터 18나노 공정의 D램을 양산할 것으로 알려졌다. 지난해 세계 최초로 20나노 D램을 양산한 데 이어 가장 먼저 10나노급 D램 공정 개발에 성공하며 메모리 시장의 리더십을 과시하게 됐다.
지난 수년간 D램 업체들은 20나노 중반대(2y)부터 미세공정 전환에 어려움을 겪어왔다. 삼성전자, SK하이닉스, 마이크론 등 주요 D램 업체가 사용하는 패터닝 장비가 아직 45나노 공정에 사용하던 설비이기 때문이다. 이 장비를 기반으로 반도체 회로의 밑그림을 덧칠하는 방식의 더블패터닝 기술을 활용해도 최대 25나노 공정이 한계라는 게 전문가들의 견해였다.
하지만 지난해 삼성전자는 더블패터닝 방식을 수정한 개량형 더블패터닝 기술을 확보, 20나노 초반의 양산 공정을 갖춰 업계를 놀라게 한 바 있다. 마이크론을 비롯한 경쟁 업체 대다수는 아직도 20나노 초반 공정 확보에 어려움을 겪고 있고 SK하이닉스는 올해 3분기 들어서야 본격 양산을 시작했다.
삼성전자가 내년에 선보일 18나노 D램은 기존 20나노보다 데이터 전송속도, 전력 효율성 등이 20%가량 향상할 것으로 보인다. 업계 일각에서는 지난해 삼성전자가 양산한 20나노(2z) D램이 초기에는 23나노에 가까운 수준을 나타냈다는 점을 근거로 내년에 양산할 18나노 D램 역시 측정 기준에 따라 다소 견해차이가 있을 것으로 보고 있다.
18나노 공정을 도입하며 삼성전자는 반도체 최소 단위인 셀(Cell) 구조를 벌집(Honeycomb) 모양으로 구성해 성능과 안정성을 끌어올리는 방식을 택할 것으로 보인다. 이는 지난해부터 도입한 20나노 공정에서 처음으로 사용한 방식이다. 벌집 모양의 셀 구조를 도입하면 셀 간 거리와 셀 캐패시턴스(전기용량)를 최대한 늘려 에러율을 낮추고 안정성을 확보할 수 있다.
삼성전자는 10나노급 D램 이후에도 미세화에 집중할 예정이다. 내년부터 오는 2020년까지 차례로 18나노(1x), 15나노(1y), 10나노(1z) 등 D램 선폭을 미세화하는 것이 목표다. 또 기존 개량형 더블패터닝을 개선한 18나노 공정 또는 15나노 공정을 끝으로 완전히 새로운 방식의 기술을 도입할 것이라는 관측이 지배적이다. 삼성 관계자는 "구체적으로 10나노급 D램의 양산 시기를 밝힐 수는 없지만, 업계에서 전망한 내년 하반기보다는 더 빠른 속도로 차세대 공정을 도입하기 위해 노력하고 있다"고 설명했다.
황민규기자 hmg815@dt.co.kr
[ 저작권자 ⓒ디지털타임스, 무단 전재 및 재배포 금지 ]
