KAIST, 집합통신 최적화된 네트워크 구조 개발
CPU 연산장치 개입 줄여, 데이터 병목현상 해소
CPU 연산장치 개입 줄여, 데이터 병목현상 해소
KAIST는 김동준 전기및전자공학부 교수 연구팀이 미국 노스이스턴대학, 보스턴대, 스페인 무르시아대학 연구팀과 공동으로 PIM 반도체 메모리 내부를 외부의 각 연산장치와 상호 연결하는 네트워크 구조를 개발해 통신 성능을 향상하는 기법을 제안했다고 19일 밝혔다.
PIM 반도체는 하나의 칩 내부에 메모리와 CPU·GPU·NPU(중앙·그래픽·신경망처리장치) 같은 연산장치를 집적한 차세대 지능형 반도체다. 메모리와 프로세서가 분리돼 있는 기존 폰 노이만 구조에서 발생하는 데이터 병목현상과 과도한 전력소모 문제를 해결할 수 있다는 점에서 주목받고 있다.
하지만, 연산 과정에서 PIM 반도체 외부로 연결되는 CPU를 통해야 하기 때문에 병목현상이 생기는 문제가 있다. 연구팀은 기존 메모리 내부에 존재하는 데이터 이동을 위한 버스 구조를 최대한 활용하면서 각 연산장치를 직접적으로 상호 연결하는 '인터커넥션 네트워크 구조'를 개발했다. PIM 반도체 연산 과정에서 통신 처리를 위한 CPU 개입을 최소화해 PIM 반도체 시스템의 성능과 활용성을 높이는 네트워크 구조를 구현한 것이다.
이 구조는 병렬 컴퓨팅과 기계학습에 널리 활용되는 패턴에 특화돼 있으며, 각 연산장치의 통신량과 데이터 이동 경로를 미리 파악해 기존 네트워크에서 발생하는 손실을 최소화해 준다. 연구팀은 다음달 미국 라스베이거스에서 열리는 컴퓨터 구조 분야 국제학술대회에서 관련 연구결과를 발표할 예정이다.
김동준 KAIST 교수는 "데이터 이동을 줄이는 것은 PIM 반도체를 포함한 모든 시스템반도체에서 핵심적인 요소"라며 "PIM 인터커넥트가 연산장치 간 데이터 이동으로 일어나는 병목 현상을 해결해 통신 성능과 효율성을 높이는 데 기여할 것"이라고 말했다.이준기기자 bongchu@dt.co.kr
[ 저작권자 ⓒ디지털타임스, 무단 전재 및 재배포 금지 ]
